CadenceAllegro采用了新的数据存储方式,此版本不再兼容以往的版本,即其设计的文件不能降级,同时还带来了新的padstack创建方式,这些新的变化使得全球很多老用户觉得暂时还无法适应,但对于仿真规则驱动的PCB设计流程来说,用户体验提升还是很大的。
【全新功能】
1、文件版本不可以降级
即Cadence17.2-2016可以打开16.x版本的设计文件,但是Cadence17.2-2016保存的文件无法再降级到16.x版本下,因此建议务必做备份。
2、CadenceDownloadManager
使用CadenceDownloadManager可以自动获取软件更新,并可以进行自动下载、安装;用户还可以通过该工具自定义更新计划;
3、CadenceOrCAD、Allegro产品的相关程序的安装目录结构变更:
CadenceOrCAD、Allegro17.2-2016的相关应用程序安装路径调整至安装路径中的/tools/bin下。因此环境变量PATH中将可不需定义pcb/bin及fet/bin的路径。而执行
CadenceOrCAD、Allegro17.2-2016相关应用程序亦可不需设定17.2-2016的相关路径于环境变量中。
CadenceSPBSwitchRelease17.2-2016版本切换工具已更新,其可辨别不同版本间的应用程序路径,用以自动更新应用程序与档案连结性关系。
若您使用cmd控制台或批处理程序(batchfile),请将您原批处理程序加入17.2-2016安装路径中的/tools/bin文件夹路径下的allegro_cmd.bat。
OrCADProducts支援TCL8.664位版本
4、开始菜单
安装好软件之后,在Windows的开始菜单里,Cadence产品根据不同类别进行了调整,更方便管理和查找启动。老wu试了一下,貌似在win7分组功能可以,但是win10下分组无效,反而更糟糕。
二、OrCADCapture17.2-2016的新功能
1、设计差异比对
当两份电路图有所差异时,透过CaptureCompareDesign功能可以选择对电路图资料夹或是电路图图纸页面做差异比对,比对结果可查看电路图逻辑或是图形的差异。
在Capture命列选单中,选择Tools>>CompareDesigns功能选单来进行电路图的差异比对。
2、高级零件标号编排功能,AdvancedAnnotation
在Capture中新增了高级零件标号编排的功能,在这个功能中,你可以针对不同电路图图纸页面设定不同的零件序号起始值,同时也可以针对同一页电路图图纸不同零件设定不同的起始序号。
3、新增个人工作环境设定
OrCADCapture现在对使用者环境设定,有更加高级的设定界面,使用功能选单中的Option>>Preference>>MorePreference进入设定界面。在新的ExtendedPreferencesSetup中,可以针对以下环境做高级设定:
命令窗口,CommandShell
设计及零件库(DesignandLibraries)
设计缓存(DesignCache)
设计规则检查(DRC)
OrCADCaptureCIS(CIS)
网络群组(NetGroup)
网表(NetList)
电路图(Schematic)
4、范例设计浏览
在Cadence17.2-2016软件安装目录中,整合并提供了150个以上的范例档案让使用者可以快速了解及学习OrCADCapture、OrCADCaptureCIS以及OrCADCapture–OrCADPSpice设计流程的设计。在OrCADCapture17.2-2016中,可以简单地透过File–Open–DemoDesign的功能选单开启内建范例档案。
5、档案格式的输出与输入
OrCADCapture使用File–>Export–>DesignXML或LibraryXML指令以及File–>Import–>DesignXML或LibraryXML指令,可以透过<程式安装目录中> oolscapture clscriptscapdbdsn.xd、olb.xd程式将电路图、零件库输出为XML格式,以及将XML格式重新载入成为标准电路图、零件库。
6、IntelSchematicExportFormat(ISCF)格式输出
OrCADCapture可以使用File–>Export–>ISCF介面针对电路图零件、管脚属性与接地信号输出IntelSchematicExportFormat(ISCF)格式。此格式可以通过用户界面设定零件或零件管脚属性的输出,输出后这些设定将被存档于Caputre.ini档案中以便下次使用不需重新设定。
7、PDF输出
从OrCADCapture17.2-2016版本后,若你的电脑有安装ghostscript32bit、ghostscript64bit、AdobeAcrobatDistiller…等程序,可以使用File–>Export–>PDF的功能命令将电路图直接导出为PDF文档。导出内容包含:
OrCADCapture设计
显示设计层级架构
显示零件序号列表
显示网络及与其连接的零件脚位
可跳转至层级式方块内的设计
点选元件可显示元件属性
导览显示off-pageconnector的连结
8、OrCADCapture设计元件
此元件属性PDF文档支持与OrCADCapturePDF文档的cross-probing功能。
9、新增OrCADPSpice仿真模型于Capture–>PSpice设计流程
OrCADCapture对于Capture->PSpice设计流程,新增OrCADPSpice仿真模型,如下表。
10、其他项目的新增功能
针对电路图IntersheetReference功能,增加对X轴向可偏移的设定,可设定负数值做偏移位置设定。
三、OrCADCaptureCIS17.2-2016新功能
1、水晶报表(CrystalReport)
OrCADCaptureCIS17.2-2016版本预设针对ODBC连接数据库与水晶报表(CrystalReport)的连接方式改为使用SQLite连接到数据库中。
连接信息如下:
DRIVER=SQLite3ODBCDriver;Database=”SQLiteDBfileName”;LongNames=0;Timeout=1000;NoTXN=0;SyncPragma=NORMAL;StepAPI=0;NoWCHAR=1;
四、OrCadPSpice17.2-2016新功能
1、PSpiceDMI(DeviceModelingInterface)TemplateCode产生器
于PSpice17.2-2016可使用PSpice模型编辑器(ModelEditor)的DMI(DeviceModelingInterface)TemplateCode产生器产出PSpice连接码(Adaptorcode)。PSpice连接码启动PSpice仿真时使用PSpiceDMIDLL文档。将模拟/数字的C/C++及SystemC模型(Model)的模型码(ModelCode)加入PSpice连接码中并使用MicrosoftVisualStudioExpress2013建立PSpiceDMIDLL库。当SpiceDMIDLL库产生后,将其对应的PSpice模型(.lib)使用PSpice模型编辑器快速建立OrCADCapture元件,便可运用此PSpice模型于PSpice设计仿真流程中。
PSpiceDMITemplateCode产生器提供以下元件类型:
●模拟基础元件:
通用零件(Genericdevice)
电压控制电压源(Voltage-ControlledVoltageSource)
相依电压源(Function-DependentVoltageSource)
电压控制电流源(Voltage-ControlledCurrentSource)
相依电流源(Function-DependentCurrentSource)
两端点零件(GenericTwo-NodeDevice)
三端点零件(GenericThree-NodeDevice)
数字C/C++基础零件
SystemC基础零件
Verilog-A基础零件
2、新增行为仿真模型的延迟(Delay)功能
DelayT()及DelayT1()功能简化传统上使用的延迟功能,例如,TLINE及Laplace函数,其减少在收敛上的问题,并比传统功能信号(电压或电流)有更快的计算。
–DelayT()功能的语法为delayt(v(x),,)例:E2out0value{delayt(V(x),5m,10m)}
–DelayT1()功能的语法为delayt1(v(x),)例:E2out0value{delayt1(V(x),5m)}
3、OPTIONS指令的Flag选项新增SKIPTOPO
当Flag选项设定SKIPTOPO=1时,则OrCADCapture将跳过拓扑检查(topologychecks)。
例:.optionsSKIPTOPO=1
支持使用负值于迟滞电压(Hysteresisvoltage)及临界电压(thresholdvoltage)中
五、OrCADPCBDesigner17.2-2016新功能
1、全新Padstack编辑器界面
新的PadstackEditor界面,简化了设定各种不同Padstack的不必要的步骤,使用者只需要在Start页面选择要建立的种类与几何形状之后,就能在其他页面进行相关细节的设定。
2、动态铜支持分层定义
对于动态铜的Pin/Via连接及隔离设定,在新的版本中能够分层来做特别的定义。
3、以下的设置也支持分层设定:
Dyn_clearance_oversize_array
Dyn_clearance_type
Dyn_fixed_therm_width_array
Dyn_max_thermal_conns
Dyn_min_thermal_conns
Dyn_oversize_therm_width_array
Dyn_thermal_best_fit
Dyn_thermal_con_type
4、全新的层叠结构界面
重新设计的叠构编辑设定,充分运用表格式的方法来进行相关设定,其创意来自于ConstraintManager的格式,藉由一致性的表格来让使用者操作上更为易用。
新的界面整合了UnusedPadSuppression与EmbeddedComponent设定还有支持了非电气层的部,如:Soldermask,Paste,Coverlay…等;另外对于Material的字符长度也扩展到250个字符。
5、支持软硬结合板的多重叠构设计
对应多重叠构的软硬结合板设计,可透过CrossSectionEditor设定。
6、软硬板的区域范围管理
新增实体区域来分别定义软板或硬板的区域范围。
新增Classes及Subclass类型
加入软硬结合板及表面处理的Class。
7、新增DesignOutline及CUTOUTSsubclasses
对于BoardGeometry新加入了DesignOutline及CUTOUTS的subclass供日后更宽广的应用。
8、动态区域摆放
对于不同叠构层面的软硬结合板,在摆放零件时能够依照所属的区域将零件摆放到正确的层面上
9、新增动态网状铜
动态铜现在能直接铺设网状铜。
10、软件结合板的InterLayerChecks
软硬结合板设计因分别拥有不同的mask及表面涂层,并且对于软板部分还会有弯折的区域,所以要能够确实做到相对的检查以避免设计因生产组装时发生错误,就能透过InterLayerChecks设定相关检查条件。
弯折区域对于Pin,Via的检查
覆盖范围检查
软硬结合板的生产资料
Crosssectionchart支持多重叠构的表格
11、动态泪滴铺铜设置
动态补泪滴补铜现在可对各层面进行设定。
12、新增缺少的Taperedtrace执行输出报告
新增的报表,可将缺少的渐变Taperedtrace输出报表
13、多元的编辑指令模式
v16.6-2015时新增可快速对Shape编辑的操作模式,在v17.2延续良好的操作编辑特性,再加入了更多元的编辑指令。
14、全新的ColorDialog
资料的呈现是很重要的一环,因此新的Colordialog将会让您以更快速更有效率的方式来操作使用。
15、新的视觉呈现
新的界面以标签页方式来呈现Layers/Nets/Display/Favorites/VisibilityPane。
能透过Filter快速筛选出想设定的元件出来。
可以控制显示物件种类,以及在多重叠构下各叠构显示的层面设定
六、用户界面的更新
1、可自定义的工具栏
提供更能够个人化的自定义工具栏属性,现在能让更多指令变成一个图标。
2、状态栏的显示与隐藏设定
现在您可以设定Statusbar上需要显示或隐藏的信息。
3、锐角检测
对于锐角的检查,使用者可以通过定义锐角角度来将以下四种情况进行确认。
LinetoPad
LinetoShape
ShapeEdgetoEdge
LinetoLine
4、孔的间距检查
通过Checkholeswithinpads的设定,无论Hole有无Pad皆会依CMSpacing内Hole的间距设定执行检查。
5、维持Padstacks定义
如果设计当中有对零件包装进行ReplacePadstack,那么在RefreshSymbol时能够选择是否要保留现在设计中的Padstack名称而不被刷新。
6、效能提升
CPU效能提升10-20%。
Importlogic对于有很多Pin数的Device(>2kpins)条件时,处理速度比以往都要快。
7、字符长度增加
Defaultinternal的名称长度由原本的32个字符现可增加到255个字符。
【破解教程】
1、分别下载Cadence17.2安装包和阿狸狗破戒大师
2、安装包直接解压需要密码并且会解压错误,我们直接运行破戒大师,选择第一项“安装CadenceSPB软件”,然后点击继续
3、选择安装版本为CadenceSPB17.2-2016,选择安装源文件为7Z压缩包,选择安装路径为英文路径,然后点击“一条龙做全套”安装
4、安装需要关闭杀毒软件
5、安装全自动操作,在这个过程中不要去动鼠标和键盘,等待安装完成即可,过程较长就请耐心等待
6、Cadence17.0破解版安装完成,大家快去体验吧